ニュース

TSMC、シリコンフォトニクス基盤「COUPE」を推進 AIの「I/O Wall」突破へ、光インターコネクトとCoWoSの統合を加速

Posted on 2026/09/01

AIの演算性能が急速に向上する一方、チップ間のデータ転送性能がAIシステム拡張の新たなボトルネックとなっている。TSMC（台湾積体電路製造）のフォトニクス・パッケージング統合部門で副処長を務める陳明発氏は、SEMICON Taiwan 2026のシリコンフォトニクス国際フォーラムで、AIの演算性能が約2年ごとに3倍向上するのに対し、I/O性能の伸びは約1.4倍にとどまっており、その差が拡大していると指摘した。

従来の銅配線は、伝送距離の長距離化や高速化に伴い、信号損失や消費電力などの課題が大きくなる。このため、次世代AIデータセンターでは、高速かつ低消費電力の光インターコネクトが重要になる。光I/Oは銅配線と比較してエネルギー効率やレイテンシーを改善でき、AIシステムのScale-up／Scale-outを支える技術として期待されている。

その中核となるのが、TSMCの「COUPE（Compact Universal Photonic Engine）」だ。シリコンフォトニクスと先進パッケージングを組み合わせ、EIC（電子集積回路）とPIC（光集積回路）を統合する。帯域幅の拡大に向けては、1チャネル当たりの伝送速度を200Gbpsから400Gbps以上へ高めるとともに、WDM（波長分割多重）によって利用する波長数を増やすアプローチを進める。

TSMCは今後、COUPEの役割を光I/Oエンジンからさらに拡大する。異種集積技術によって変調器やSOA（半導体光増幅器）、光源などを統合し、将来的には演算チップと各種光学デバイスを接続する「Optical Interposer」として活用する構想を示している。また、STCO（System-Technology Co-Optimization）を通じて、COUPEと先進パッケージング技術「CoWoS」の統合も進める。

TSMCが示した技術ロードマップでは、「COUPE on substrate」を採用したCPO（Co-Packaged Optics）ソリューションを2026年から生産する計画だ。AI競争が個々のチップ性能だけでなく、ラックやデータセンター全体のシステム性能へと広がる中、チップ、メモリー、演算ノード間のデータ転送効率が重要性を増している。シリコンフォトニクスと先進パッケージングの融合は、次世代AIインフラを支える重要技術の一つとなりそうだ。



Back